异步复位触发器
fpga下载后，reg和net未复位之前的初始值怎么确定？
fpga下载后，reg和net未复位之前的初始值怎么确定？
led_r;key_rst的值你可以认为是在每次FPGA器件上电并加载完 配置文件后立即改变为该值；或者说是在FPGA正常启动后的一个最短建立保持时间内改变为该初值。
原因大致是这样的：
1，FPGA器件内的寄存器reg，线性wire变量在未赋有初值的情况下，上电默认初值为0，这是器件特性决定。
2，rst_n应该是默认为wire型的input信号。
3，led_r;key_rst的初值取决于rst_n且是异步复位 。所以当上电后FPGA器件正常上电工作后，rst_n保持低电平初值，只需一个门电路的基本最小反应时间（即器件的逻辑单元的最小建立保持时间）即可保证两个寄存器变量led_r；key_rst的值从上电的默认低电平跳变为设定的初值。等价于组合逻辑电路发生改变的时间。对于FPGA工程而言，你可以认为是瞬间发生的，因为这个跳变时间已经等于或低于了逻辑单元的最大工作时钟频率的周期时间了
74ls160是同步还是异步？
74LS160是异步复位同步置数。74LS161 是异步复位同步置数。 74160和74ls160功能方式一样。 74161和74ls161功能方式一样。
伺服电机不能复位回原点？
当PLC在控制伺服电机时,有时需要原点回归,但在原点回归指令ZRN时却没有指定运行方向,但是当伺服电机处于原点的负方向时,它应该正转回归原点当伺服电机处于原点的正方向时,它应该反转回归原点,伺服电机原点复位时，用S型靠近原点回归方式重复精度高，普通的光电开关难以满足，原点传感器最好采用光纤。精度取决于丝杆的导程精度和伺服的齿轮比。
当伺服电机进入运行后会逐渐发生偏移，偏移误差超出容许范围时必须重新进行原点复位，将误差降低。进行原点复位的频率需要根据使用情况而定。一般情况下，伺服电机在运行周期内不需要进行原点复位，只在系统开机时进行原点复位。
fifo寄存器原理？
FIFO( First Input First Output)是指先进先出。FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。
FIFO寄存器原理：根据FIFO工作的时钟域分为同步/异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟在时钟沿来临时同时发生读写。异步FIFO读写时钟不一致，读写相互独立。为了定位读取和写入的位置需要进行读写指针的设置。
读指针：总是指向下一个将要读取的单元，复位时指向第一个单元（编号为0）。
写指针：总是指向当前要被读出的数据，复位时指向第一个单元（编号为0）。
当第一次读写指针相等时，表明FIFO为空，这种情况发生在复位操作时或者当读指针读出FIFO中最后一个字 后，追赶上写指针时，此时读空信号有效。
当读写指针再次相等时，表明FIFO为满，这种情况发生在，当写指针转了一圈折回来（wrapped around）又追上了读指针。